CeTAD
URI permanente para esta comunidad
El Centro de TĆ©cnicas AnalĆ³gico-Digitales (CeTAD) se iniciĆ³ en 1971, a raĆz de que el Departamento de Electrotecnia le encomendĆ³ al Ing. Antonio A. Quijano (a su regreso de estudios de perfeccionamiento en Francia) la formaciĆ³n de un centro que iniciase la actividad en Ć”reas ligadas a la ElectrĆ³nica y la InformĆ”tica.
En InvestigaciĆ³n y Desarrollo se cultivaron campos avanzados, y el CeTAD fue uno de los centros universitarios mĆ”s importantes de AmĆ©rica Latina en materia de diseƱo microelectrĆ³nico, habiendo llegado a diseƱar mas de 35 circuitos integrados de variada complejidad, tanto digitales como analĆ³gicos y mixtos.
Tuvo y tiene trascendencia internacional al formar parte, como Centro de Soporte y DiseƱo (CSD) del Proyecto IBERCHIP de la UniĆ³n Europea, contribuyendo a la formaciĆ³n y progreso de centros en nuestro paĆs y en otros de AmĆ©rica Latina. Ha sido posible, entonces, obtener prototipos de los āchipsā dise Ʊados mediante las negociaciones de IBERCHIP con plantas industriales de silicio europeas.
Con esos motivos ha realizado una gran cantidad de presentaciones a congresos especializados y ha intervenido en los Workshops IBERCHIP.
En InvestigaciĆ³n y Desarrollo se cultivaron campos avanzados, y el CeTAD fue uno de los centros universitarios mĆ”s importantes de AmĆ©rica Latina en materia de diseƱo microelectrĆ³nico, habiendo llegado a diseƱar mas de 35 circuitos integrados de variada complejidad, tanto digitales como analĆ³gicos y mixtos.
Tuvo y tiene trascendencia internacional al formar parte, como Centro de Soporte y DiseƱo (CSD) del Proyecto IBERCHIP de la UniĆ³n Europea, contribuyendo a la formaciĆ³n y progreso de centros en nuestro paĆs y en otros de AmĆ©rica Latina. Ha sido posible, entonces, obtener prototipos de los āchipsā dise Ʊados mediante las negociaciones de IBERCHIP con plantas industriales de silicio europeas.
Con esos motivos ha realizado una gran cantidad de presentaciones a congresos especializados y ha intervenido en los Workshops IBERCHIP.
Examinar
Examinando CeTAD por Fecha de publicaciĆ³n
Mostrando 1 - 18 de 18
Resultados por pƔgina
Opciones de ordenaciĆ³n
- Documento de conferencia
Acceso Abierto Uso de TĆ©cnicas de CodiseƱo Hardware-Software para el DiseƱo de un decodificador de Mp3(2004) Osio, Jorge R.; Salguero, Federico; Rapallini, JosĆ© A.Para la eficiente implementaciĆ³n de un decodificador MP3, como la que contempla nuestro proyecto, la elecciĆ³n de una herramienta adecuada para la especificaciĆ³n y generaciĆ³n de cĆ³digo es esencial. El algoritmo de decodificaciĆ³n MP3, requiere necesariamente de actualizaciĆ³n periĆ³dica de parĆ”metros y comportamiento dinĆ”mico de sus bloques funcionales. Por esta razĆ³n, el En torno de ProgramaciĆ³n PeaCE, basado en el NĆŗcleo de Ptolemy, se presenta como la opciĆ³n mas apropiada. A travĆ©s del Dominio SPDF, PeaCE introduce una satisfactoria modificaciĆ³n de la semĆ”ntica SDF original de Ptolemy. Brindando soporte para el manejo de estados globales, sin que esto se traduzca en la apariciĆ³n de efectos adversos. En este trabajo analizamos y comprobamos, mediante un ejemplo, la utilidad de esta herramienta para la descripciĆ³n adecuada de sistemas de procesamiento de seƱales que requieran la utilizaciĆ³n de estados globales y generaciĆ³n de cĆ³digo eficiente. - Documento de conferencia
Acceso Abierto Filtros digitales aplicables en equipos de mediciĆ³n para ensayos elĆ©ctricos(2004) Tinetti, Fernando Gustavo; ArĆ³ztegui, WalterSe presenta el diseƱo de un filtro digital versĆ”til, donde se pueda variar el orden y la longitud de la ventana de datos dentro del entorno de los Filtros Coseno, Seno y Fourier. El dispositivo serĆ” utilizado en la detecciĆ³n de seƱales de frecuencias bajas (50 Hz) enmascaradas en ruido, presentes en todo ensayo de maquinas o elementos elĆ©ctricos. En este trabajo se realiza el diseƱo con lĆ³gica programable sobre dispositivos comerciales, optimizando las caracterĆsticas de cada filtro para los componentes utilizados y realizando pruebas de laboratorio para ver la calidad de filtro obtenido. Con este procedimiento se trata de obtener una DescripciĆ³n del Hardware (HDL) que contenga la mayor cantidad de casos de utilizaciĆ³n practica posible y a partir del HDL realizar el diseƱo del circuito de aplicaciĆ³n especĆfica (ASIC). - Informe tĆ©cnico
Acceso Abierto Bibliotecas de Pasaje de Mensajes y CĆ³mputo Intercluster(2005) Tinetti, Fernando Gustavo; ArĆ³ztegui, WalterEste reporte estĆ” orientado bĆ”sicamente a documentar el estudio realizado de las bibliotecas mĆ”s conocidas de pasaje de mensajes en el contexto de su posible utilizaciĆ³n para cĆ³mputo paralelo intercluster. En un reporte tĆ©cnico anterior, se describĆa lo mĆ”s importante del servicio de shell seguro (secure shell) que se asume como el mĆ”s sostenible desde el punto de vista tĆ©cnico para la interconexiĆ³n de dos o mĆ”s clusters con la posibilidad de Jogin remoto y disparo de tareas remotas. En este reporte se enfocan las bibliotecas de pasaje de mensajes especĆficamente en lo referente a la sostenibilidad de las caracterĆsticas de seguridad. Desde esta perspectiva de seguridad, como en el caso del servicio ssh, se debe tener en cuenta como mĆnimo la protecciĆ³n provista por los firewalls de cada cluster. Desde el punto de vista del rendimiento, por su parte, se debe tener en cuenta que para cĆ³mputo intercluster normalmente existen fuertes diferencias de rendimiento de las redes de interconexiĆ³n involucradas. - Informe tĆ©cnico
Embargado Sparse Equation Systems in Heterogeneous Clusters of Computers(2005) Tinetti, Fernando Gustavo; ArĆ³ztegui, Walter; Quijano, Antonio A.This paper presents a parallelization strategy in heterogeneous clusters of the Gauss-Seidelās method applied for the solution of sparse equation systems. From the point of view of the numerical solution for matrices of coefficients with low density of non null-elements, the standard lines of thought are followed, that is, only non-null elements are stored and iterative solution-search methods are used. Two basic guidelines are defined for the parallel algorithm: one-dimensional data distribution and broadcast messages for all data communications. One-dimensional data distribution eases the processing workload balance on heterogeneous clusters. The use of broadcast messages for every data communication is directly oriented to optimize performance on the the most common cluster interconnection: Ethernet. Experimental results obtained in a local network of heterogeneous computers are presented. - Documento de conferencia
Acceso Abierto Filtro digital adaptable para sistemas embebidos(2005) Requena, JoaquĆn; Rapallini, JosĆ© A.Las seƱales pueden contener distorsiones y ruido que dificultan la lectura en forma correcta de los parĆ”metros requeridos por el usuario, motivo por el cual en la mayorĆa de los equipos de medida se debe optimizar la mediciĆ³n a travĆ©s de filtros digitales que procesen la seƱal [4, 5]. En este trabajo se estudian y diseƱan filtros digitales con coeficientes variables, realizando la implementaciĆ³n con circuitos lĆ³gicos programables, obteniĆ©ndose un dispositivo digital para el anĆ”lisis de datos muy flexible. La metodologĆa de diseƱo utilizada (codiseƱo HARD/SOFT) posibilita la fĆ”cil modificaciĆ³n de las caracterĆsticas, adaptĆ”ndolo a sistemas embebidos especĆficos, brindando la posibilidad inmediata de la implementaciĆ³n del circuito en una ASIC, con la ayuda de las herramientas adecuadas (para nuestro caso CADENCE). Por Ćŗltimo se presentan los resultados y conclusiones de la implementaciĆ³n y las distintas posibilidades de uso del dispositivo. - Informe tĆ©cnico
Acceso Abierto InstalaciĆ³n y ConfiguraciĆ³n de ssh para CĆ³mputo Intercluster(2005) Tinetti, Fernando Gustavo; ArĆ³ztegui, WalterEste reporte estĆ” orientado bĆ”sicamente a documentar la instalaciĆ³n del servicio ssh en el contexto de cĆ³mputo paralelo intercluster. La forma de ejecutar programas paralelos en clusters utilizando implementaciones de MPI estĆ” relativamente estable utilizando el servicio de rsh estĆ”ndar y calificado como muy inseguro tambiĆ©n. Es de esperar que, en el contexto de cĆ³mputo intercluster, cada cluster estĆ© āprotegidoā por al menos un firewall, donde se filtren la mayorĆa de los servicios, en particular rsh y sus asociados. La idea entonces es proveer/usar ssh como alternativa vĆ”lida y mĆ”s segura, con el requerimiento extra sobre los firewalls de no cancelar este servicio hacia/desde el exterior. - Informe tĆ©cnico
Acceso Abierto Perfil Preliminar de las Comunicaciones Intercluster(2006) Tinetti, Fernando Gustavo; ArĆ³ztegui, WalterInicialmente, este reporte muestra una forma sencilla en que se puede obtener un perfil de rendimiento de las comunicaciones entre dos clusters interconectados. AdemĆ”s, se muestran los resultados obtenidos en la experimentaciĆ³n con dos clusters correspondientes a subredes diferentes de una red Internet B. Si bien mucha de la descripciĆ³n se orienta a detalles muy relacionados con redes de computadoras, no se pierde de vista que el objetivo final es la utilizaciĆ³n de varios clusters para llevar a cabo cĆ³mputo paralelo intercluster. Se documenta, principalmente, el experimento bĆ”sico, la justificaciĆ³n del mismo, y algunos detalles relacionados con la utilizaciĆ³n del ancho de banda de la red utilizado, que es un recurso compartido para la utilizaciĆ³n de los servicios de Internet por cientos de otras computadoras. Finalmente, se comentan a modo de resumen las caracterĆsticas mĆ”s relevantes desde la perspectiva de cĆ³mputo paralelo de este tipo de experimentos. Por un lado, es importante contar con una herramienta al menos metodolĆ³gica para una evaluaciĆ³n preliminar del rendimiento de las comunicaciones intercluster, y por el otro se debe cuantificar (en la medida de lo posible) la validez de estos resultados preliminares. Esta cuantificaciĆ³n deberĆa ser Ćŗtil para evaluar la continuidad del trabajo y/o del rendimiento de cĆ³mputo paralelo intercluster. - Documento de conferencia
Acceso Abierto AnƔlisis de Modelos Computacionales para Sistemas Embebidos(2006) Osio, Jorge R.; Salguero, Federico; Rapallini, JosƩ A.; Quijano, Antonio A.After a short summary about the principles of Hardware/Software Codesign (HSCo) for embedded systems, this paper considers an analysis of the software resources mostly used by the academic community with special emphasis on one of them (PeaCE). An example shows how to specify a system considering the computer models, specially the Data Flow formal model. The required characteristics are defined, with the periodic update of parameters and dynamic behavior of functional blocks. An application from the communication area is presented to show the advantages of the chosen system of HSCo. If can generate an efficient code (C and VHDL) very useful to be implemented on generic processors or FPGA, for rapid prototyping. - Documento de conferencia
Acceso Abierto Entorno de Desarrollo Ptolemy(2006) Salguero, Federico; Osio, Jorge R.; Gastaldi, Guillermo; Rapallini, JosĆ© A.Dentro del diseƱo digital, el CodiseƱo de Hardware (HW) / Software (SW) permite el desarrollo simultĆ”neo de sistemas con componentes hardware y componentes software, buscando explotar las ventajas que ofrece cada alternativa y permitiendo fĆ”cilmente el rediseƱo de forma natural. El papel que juega Ptolemy en la problemĆ”tica del CodiseƱo, es que gracias a sus caracterĆsticas jerĆ”rquicas se presenta como un marco especial para el modelado, simulaciĆ³n y sĆntesis de software de sistemas embebidos, de tiempo real y concurrentes. En este trabajo se realiza el estudio detallado de un entorno de programaciĆ³n para su utilizaciĆ³n en diseƱo de sistemas digitales. - Documento de conferencia
Acceso Abierto OptimizaciĆ³n de CĆ³digo C, mediante subrutinas de Punto Flotate para el DiseƱo de Sistemas Embebidos(2007) Osio, Jorge R.; Costantino, Federico; Ledesma, SebastiĆ”n; Rapallini, JosĆ© A.; Quijano, Antonio A.El Entorno de DiseƱo PeaCE se caracteriza por ser una herramienta eficiente para el prototipado rĆ”pido de sistemas embebidos, reconfigurables y de bajo costo, mediante tĆ©cnicas de codiseƱo HW/SW. Una de las principales ventajas que ofrece es la generaciĆ³n de cĆ³digo eficiente en la sĆntesis de sistemas. El cĆ³digo C generado estĆ” orientado a implementaciones en DSPs (variables en Punto Flotante de 32 bits). Inicialmente se adaptĆ³ este cĆ³digo para el uso en procesadores genĆ©ricos (Microcontroladores de 8 bits), reemplazando funciones de Punto Flotante por funciones de 8 bits, con la consiguiente perdida de resoluciĆ³n [1]. El DiseƱo de Sistemas Embebidos simples que necesitan precisiĆ³n numĆ©rica pero no gran procesamiento matemĆ”tico, llevo a la creaciĆ³n de subrutinas de operaciones en Punto Flotante (suma, resta multiplicaciĆ³n y divisiĆ³n) eficientes. Como aplicaciĆ³n se implementa un generador de seƱal sinusoidal para los MCUs 908 (utilizable para un modulador PSK). - Documento de conferencia
Acceso Abierto Estudio Algoritmos en ComputaciĆ³n Paralela para Herramientas de DiseƱo ElectrĆ³nico(2007) ArĆ³ztegui, Walter; Tinetti, Fernando Gustavo; Osio, Jorge R.; Rapallini, JosĆ© A.; Quijano, Antonio A.En el marco de desarrollo de herramientas de diseƱo electrĆ³nico, para sistemas de diseƱo de ciruitos integrados (ASICs), se hace necesaria la resoluciĆ³n de sistemas de ecuaciones lineales, tanto mĆ”s grandes cuanto mĆ”s complejidad tenga el circuito a diseƱar. La ejecuciĆ³n de aplicaciones en forma paralela en varias computadoras aparece como una soluciĆ³n efectiva para conseguir la potencia de cĆ”lculo necesaria . En este artĆculo se presenta una estrategia de paralelizaciĆ³n de clusters del mĆ©todo de Gauss-Seidel para la soluciĆ³n de sistemas de ecuaciones ralas. Desde el punto de vista de la soluciĆ³n numĆ©rica para matrices de coeficientes con poca densidad de elementos no nulos, se siguen los lineamientos estĆ”ndares, es decir, esquemas de almacenamientos especiales (solamente se almacenan los elementos no nulos) y mĆ©todos iterativos de bĆŗsqueda de soluciĆ³n por aproximaciones sucesivas. Desde el punto de vista de la paralelizaciĆ³n del procesamiento en clusters de computadoras, se siguen dos principios bĆ”sicos: distribuciĆ³n de carga de procesamiento aĆŗn en el caso de clusters heterogĆ©neos y utilizaciĆ³n de mensajes broadcast para toda comunicaciĆ³n de datos entre procesos. La interconexiĆ³n mĆ”s usual en clusters es la provista por las redes Ethernet, y por lo tanto pueden implementar los mensajes broadcast a nivel fĆsico con sobrecarga mĆnima. Se presenta el anĆ”lisis de rendimiento paralelo y ademĆ”s los resultados obtenidos en una red local de computadoras heterogĆ©nas no dedicadas. En este caso se utiliza una implementaciĆ³n de la biblioteca MPI (Message Pasage Interface) para la comunicaciĆ³n entre procesos. - Documento de conferencia
Acceso Abierto Desarrollo de un Modulador QPSK utilizando entorno Integrado de Trabajo(2007) Osio, Jorge R.; Rapallini, JosĆ© A.; Quijano, Antonio A.En este trabajo se presenta una aplicaciĆ³n de prototipado rĆ”pido de sistemas digitales, diseƱando un modulador para comunicaciones digitales del tipo Qudrature Phase Shit Key (QPSK). Se realiza el diseƱo en alto nivel de abstracciĆ³n por medio de una herramienta como PeaCE, hasta llegar a una implementaciĆ³n en un microcontrolador de 8 bits, para lo cual se hace uso del Entorno Integrado de Trabajo (EIT), donde se combinan distintas herramientas EDA debidamente relacionadas por medio de distintas interfases de software, que definen el flujo de diseƱo adoptado. - Documento de conferencia
Acceso Abierto Sistema embebido de monitoreo web(2009) Osio, Jorge R.; Czerwien, Juan; ArĆ³ztegui, Walter; Rapallini, JosĆ© A.; Quijano, Antonio A.En este trabajo se presenta un sistema embebido que captura imĆ”genes para ser preprocesadas y enviadas por una interfaz ethernet para su anĆ”lisis remoto desde Internet. El prototipo funcional estĆ” formado por dos modulos, una micro-cĆ”mara y un dispositivo microprocesador que toma las imĆ”genes y efectĆŗan un primer tratamiento de los datos (reducciĆ³n de ruido), almacenamiento y transmisiĆ³n. Este sistema embebido es una parte del proyecto de AnĆ”lisis de imĆ”genes a distancia , para el cual se diseƱaron un conjunto de herramientas informĆ”ticas especĆficas (no presentadas en este artĆculo) que se ejecutan en las terminales de visualizaciĆ³n. - Documento de conferencia
Acceso Abierto Desarrollo de redes neuronales en FPGA(2009) NavarrĆa, Leonardo; Rapallini, JosĆ© A.; Quijano, Antonio A.Uno de los motivos mĆ”s importantes del resurgir de las redes neuronales en la dĆ©cada de los ochenta fue el desarrollo de la tecnologĆa microelectrĆ³nica de alta escala de integraciĆ³n o VLSI (Very Large Scale Integration), debido a dos circunstancias. Por una parte, posibilitĆ³ el desarrollo de computadores potentes y baratos, lo que facilitĆ³ la simulaciĆ³n de modelos de redes neuronales artificiales de un relativamente alto nivel de complejidad, permitiendo su aplicaciĆ³n a numerosos problemas prĆ”cticos en los que demostraron un excelente comportamiento. Por otra parte, la integraciĆ³n VLSI posibilitĆ³ la realizaciĆ³n hardware directa de red neuronal, como dispositivos de cĆ”lculo paralelo aplicables a problemas computacionalmente costosos, como visiĆ³n o reconocimiento de patrones. - Documento de conferencia
Acceso Abierto EnseƱanza de circuitos digitales y microcontroladores(2010) Osio, Jorge R.; ArĆ³ztegui, Walter; Rapallini, JosĆ© A.Este trabajo presenta una metodologĆa de enseƱanza planificada e implementada en la CĆ”tedra de Circuitos digitales y Microprocesadores de la Facultad de IngenierĆa de la UNLP. Dicha cĆ”tedra forma parte del grupo de materias del Ć”rea de especializaciĆ³n de Sistemas Digitales y Computadores. Es por esto, que los contenidos de la materia forman un nexo entre los sistemas lĆ³gicos y digitales y la arquitectura de computadores. BĆ”sicamente, se plantea una metodologĆa teĆ³rico prĆ”ctica en donde se dan las herramientas teĆ³ricas necesarias, para luego aplicarlas en la prĆ”ctica mediante herramientas de desarrollo como software de simulaciĆ³n, software compilador y de programaciĆ³n de microcontroladores de la Familia Freescale. Estas 2 herramientas van acompaƱadas de un kit de desarrollo y varios perifĆ©ricos que permiten combinar el diseƱo de circuitos digitales con la programaciĆ³n de microcontroladores y asĆ cumplir los objetivos de la materia de forma Ćntegra. - Documento de conferencia
Acceso Abierto Desarrollo de algoritmos de procesamiento de imĆ”genes basados en āoperadores de ventanaāsobre una FPGA(2011) Osio, Jorge; ArĆ³ztegui, Walter; Rapallini, JosĆ© A.; Quijano, Antonio A.; Ocampo, JesĆŗsLos Filtros de tipo espacial utilizados en el Procesamiento de ImĆ”genes estĆ”n fuertemente ligados a los Operadores de Ventana. En este trabajo se presenta el diseƱo de MĆ³dulos especĆficos para facilitar la implementaciĆ³n de algoritmos Basados en dichos Operadores. AdemĆ”s, se muestra la implementaciĆ³n de varios filtros que requieren de dichos mĆ³dulos para realizar el Procesamiento de una Imagen. Entre los algoritmos implementados se encuentran los basados en operadores morfolĆ³gicos, el filtro de mediana y la convoluciĆ³n espacial. Mediante las diferentes aplicaciones se muestra la reusabilidad de los mĆ³dulos que implementan los Operadores de Ventana en VHDL y la eficiencia con que se pueden implementar varios filtros en una misma FPGA. - Documento de conferencia
Acceso Abierto Educacion a distancia aplicada al desarrollo de redes neuronales en FPGA(2011) NavarrĆa, Leonardo; Rapallini, JosĆ© A.; Quijano, Antonio A.Uno de los motivos mĆ”s importantes del resurgir de las redes neuronales en la dĆ©cada de los ochenta fue el desarrollo de la tecnologĆa microelectrĆ³nica de alta escala de integraciĆ³n o VLSI (Very Large Scale Integration), debido a dos circunstancias. Por una parte, posibilitĆ³ el desarrollo de computadores potentes y baratos, lo que facilitĆ³ la simulaciĆ³n de modelos de redes neuronales artificiales de un relativamente alto nivel de complejidad, permitiendo su aplicaciĆ³n a numerosos problemas prĆ”cticos en los que demostraron un excelente comportamiento. Por otra parte, la integraciĆ³n VLSI posibilitĆ³ la realizaciĆ³n hardware directa de redes neuronales como dispositivos de cĆ”lculo paralelo aplicables a problemas computacionalmente costosos, como visiĆ³n o reconocimiento de patrones. En el presente trabajo se indican cĆ³mo se llega a generar una red neuronal en un arreglo reconfigurable y luego se utilizarĆ”n las herramientas mĆ”s actuales disponibles para el diseƱo de contenidos a distancia para hacer transferencias de conocimientos sobre Redes Neuronales. - Documento de conferencia
Acceso Abierto AnĆ”lisis de alternativas para mediciĆ³n a distancia(2011) NavarrĆa, Leonardo; Barrios, Norberto; Herrera, HernĆ”nEn este trabajo se evalĆŗan tres alternativas para poder realizar una mediciĆ³n a distancia de variables meteorolĆ³gicas. Actualmente las mediciones se efectĆŗan dependiendo de la disponibilidad de un lecturista, un transporte hasta el punto de lectura y el equipamiento portable para obtener dichas lecturas. Las alternativas que se analizan evitan la combinaciĆ³n de la metodologĆa anterior y permiten obtener los datos con retardos de apenas segundos. Para utilizar nuevas tecnologĆas de mediciĆ³n evalĆŗan tres alternativas, Profibus, Enlace satelital y tecnologĆa GPRS/GSM.