Artículos, Informes y presentaciones en Congresos
URI permanente para esta colección
Examinar
Examinando Artículos, Informes y presentaciones en Congresos por Autor "Quijano, Antonio A."
Mostrando 1 - 9 de 9
Resultados por página
Opciones de ordenación
- Documento de conferencia
Acceso Abierto Análisis de Modelos Computacionales para Sistemas Embebidos(2006) Osio, Jorge R.; Salguero, Federico; Rapallini, José A.; Quijano, Antonio A.After a short summary about the principles of Hardware/Software Codesign (HSCo) for embedded systems, this paper considers an analysis of the software resources mostly used by the academic community with special emphasis on one of them (PeaCE). An example shows how to specify a system considering the computer models, specially the Data Flow formal model. The required characteristics are defined, with the periodic update of parameters and dynamic behavior of functional blocks. An application from the communication area is presented to show the advantages of the chosen system of HSCo. If can generate an efficient code (C and VHDL) very useful to be implemented on generic processors or FPGA, for rapid prototyping. - Documento de conferencia
Acceso Abierto Desarrollo de algoritmos de procesamiento de imágenes basados en “operadores de ventana”sobre una FPGA(2011) Osio, Jorge; Aróztegui, Walter; Rapallini, José A.; Quijano, Antonio A.; Ocampo, JesúsLos Filtros de tipo espacial utilizados en el Procesamiento de Imágenes están fuertemente ligados a los Operadores de Ventana. En este trabajo se presenta el diseño de Módulos específicos para facilitar la implementación de algoritmos Basados en dichos Operadores. Además, se muestra la implementación de varios filtros que requieren de dichos módulos para realizar el Procesamiento de una Imagen. Entre los algoritmos implementados se encuentran los basados en operadores morfológicos, el filtro de mediana y la convolución espacial. Mediante las diferentes aplicaciones se muestra la reusabilidad de los módulos que implementan los Operadores de Ventana en VHDL y la eficiencia con que se pueden implementar varios filtros en una misma FPGA. - Documento de conferencia
Acceso Abierto Desarrollo de redes neuronales en FPGA(2009) Navarría, Leonardo; Rapallini, José A.; Quijano, Antonio A.Uno de los motivos más importantes del resurgir de las redes neuronales en la década de los ochenta fue el desarrollo de la tecnología microelectrónica de alta escala de integración o VLSI (Very Large Scale Integration), debido a dos circunstancias. Por una parte, posibilitó el desarrollo de computadores potentes y baratos, lo que facilitó la simulación de modelos de redes neuronales artificiales de un relativamente alto nivel de complejidad, permitiendo su aplicación a numerosos problemas prácticos en los que demostraron un excelente comportamiento. Por otra parte, la integración VLSI posibilitó la realización hardware directa de red neuronal, como dispositivos de cálculo paralelo aplicables a problemas computacionalmente costosos, como visión o reconocimiento de patrones. - Documento de conferencia
Acceso Abierto Desarrollo de un Modulador QPSK utilizando entorno Integrado de Trabajo(2007) Osio, Jorge R.; Rapallini, José A.; Quijano, Antonio A.En este trabajo se presenta una aplicación de prototipado rápido de sistemas digitales, diseñando un modulador para comunicaciones digitales del tipo Qudrature Phase Shit Key (QPSK). Se realiza el diseño en alto nivel de abstracción por medio de una herramienta como PeaCE, hasta llegar a una implementación en un microcontrolador de 8 bits, para lo cual se hace uso del Entorno Integrado de Trabajo (EIT), donde se combinan distintas herramientas EDA debidamente relacionadas por medio de distintas interfases de software, que definen el flujo de diseño adoptado. - Documento de conferencia
Acceso Abierto Educacion a distancia aplicada al desarrollo de redes neuronales en FPGA(2011) Navarría, Leonardo; Rapallini, José A.; Quijano, Antonio A.Uno de los motivos más importantes del resurgir de las redes neuronales en la década de los ochenta fue el desarrollo de la tecnología microelectrónica de alta escala de integración o VLSI (Very Large Scale Integration), debido a dos circunstancias. Por una parte, posibilitó el desarrollo de computadores potentes y baratos, lo que facilitó la simulación de modelos de redes neuronales artificiales de un relativamente alto nivel de complejidad, permitiendo su aplicación a numerosos problemas prácticos en los que demostraron un excelente comportamiento. Por otra parte, la integración VLSI posibilitó la realización hardware directa de redes neuronales como dispositivos de cálculo paralelo aplicables a problemas computacionalmente costosos, como visión o reconocimiento de patrones. En el presente trabajo se indican cómo se llega a generar una red neuronal en un arreglo reconfigurable y luego se utilizarán las herramientas más actuales disponibles para el diseño de contenidos a distancia para hacer transferencias de conocimientos sobre Redes Neuronales. - Documento de conferencia
Acceso Abierto Estudio Algoritmos en Computación Paralela para Herramientas de Diseño Electrónico(2007) Aróztegui, Walter; Tinetti, Fernando Gustavo; Osio, Jorge R.; Rapallini, José A.; Quijano, Antonio A.En el marco de desarrollo de herramientas de diseño electrónico, para sistemas de diseño de ciruitos integrados (ASICs), se hace necesaria la resolución de sistemas de ecuaciones lineales, tanto más grandes cuanto más complejidad tenga el circuito a diseñar. La ejecución de aplicaciones en forma paralela en varias computadoras aparece como una solución efectiva para conseguir la potencia de cálculo necesaria . En este artículo se presenta una estrategia de paralelización de clusters del método de Gauss-Seidel para la solución de sistemas de ecuaciones ralas. Desde el punto de vista de la solución numérica para matrices de coeficientes con poca densidad de elementos no nulos, se siguen los lineamientos estándares, es decir, esquemas de almacenamientos especiales (solamente se almacenan los elementos no nulos) y métodos iterativos de búsqueda de solución por aproximaciones sucesivas. Desde el punto de vista de la paralelización del procesamiento en clusters de computadoras, se siguen dos principios básicos: distribución de carga de procesamiento aún en el caso de clusters heterogéneos y utilización de mensajes broadcast para toda comunicación de datos entre procesos. La interconexión más usual en clusters es la provista por las redes Ethernet, y por lo tanto pueden implementar los mensajes broadcast a nivel físico con sobrecarga mínima. Se presenta el análisis de rendimiento paralelo y además los resultados obtenidos en una red local de computadoras heterogénas no dedicadas. En este caso se utiliza una implementación de la biblioteca MPI (Message Pasage Interface) para la comunicación entre procesos. - Documento de conferencia
Acceso Abierto Optimización de Código C, mediante subrutinas de Punto Flotate para el Diseño de Sistemas Embebidos(2007) Osio, Jorge R.; Costantino, Federico; Ledesma, Sebastián; Rapallini, José A.; Quijano, Antonio A.El Entorno de Diseño PeaCE se caracteriza por ser una herramienta eficiente para el prototipado rápido de sistemas embebidos, reconfigurables y de bajo costo, mediante técnicas de codiseño HW/SW. Una de las principales ventajas que ofrece es la generación de código eficiente en la síntesis de sistemas. El código C generado está orientado a implementaciones en DSPs (variables en Punto Flotante de 32 bits). Inicialmente se adaptó este código para el uso en procesadores genéricos (Microcontroladores de 8 bits), reemplazando funciones de Punto Flotante por funciones de 8 bits, con la consiguiente perdida de resolución [1]. El Diseño de Sistemas Embebidos simples que necesitan precisión numérica pero no gran procesamiento matemático, llevo a la creación de subrutinas de operaciones en Punto Flotante (suma, resta multiplicación y división) eficientes. Como aplicación se implementa un generador de señal sinusoidal para los MCUs 908 (utilizable para un modulador PSK). - Documento de conferencia
Acceso Abierto Sistema embebido de monitoreo web(2009) Osio, Jorge R.; Czerwien, Juan; Aróztegui, Walter; Rapallini, José A.; Quijano, Antonio A.En este trabajo se presenta un sistema embebido que captura imágenes para ser preprocesadas y enviadas por una interfaz ethernet para su análisis remoto desde Internet. El prototipo funcional está formado por dos modulos, una micro-cámara y un dispositivo microprocesador que toma las imágenes y efectúan un primer tratamiento de los datos (reducción de ruido), almacenamiento y transmisión. Este sistema embebido es una parte del proyecto de Análisis de imágenes a distancia , para el cual se diseñaron un conjunto de herramientas informáticas específicas (no presentadas en este artículo) que se ejecutan en las terminales de visualización. - Informe técnico
Embargado Sparse Equation Systems in Heterogeneous Clusters of Computers(2005) Tinetti, Fernando Gustavo; Aróztegui, Walter; Quijano, Antonio A.This paper presents a parallelization strategy in heterogeneous clusters of the Gauss-Seidel’s method applied for the solution of sparse equation systems. From the point of view of the numerical solution for matrices of coefficients with low density of non null-elements, the standard lines of thought are followed, that is, only non-null elements are stored and iterative solution-search methods are used. Two basic guidelines are defined for the parallel algorithm: one-dimensional data distribution and broadcast messages for all data communications. One-dimensional data distribution eases the processing workload balance on heterogeneous clusters. The use of broadcast messages for every data communication is directly oriented to optimize performance on the the most common cluster interconnection: Ethernet. Experimental results obtained in a local network of heterogeneous computers are presented.