Análisis de Modelos Computacionales para Sistemas Embebidos
| cic.isFulltext | true | es |
| cic.isPeerReviewed | true | es |
| cic.lugarDesarrollo | Centro de Técnicas Analógico-Digitales | es |
| cic.version | info:eu-repo/semantics/submittedVersion | es |
| dc.date.accessioned | 2017-12-12T11:47:24Z | |
| dc.date.available | 2017-12-12T11:47:24Z | |
| dc.identifier.uri | https://digital.cic.gba.gob.ar/handle/11746/6497 | |
| dc.title | Análisis de Modelos Computacionales para Sistemas Embebidos | es |
| dc.type | Documento de conferencia | es |
| dcterms.abstract | After a short summary about the principles of Hardware/Software Codesign (HSCo) for embedded systems, this paper considers an analysis of the software resources mostly used by the academic community with special emphasis on one of them (PeaCE). An example shows how to specify a system considering the computer models, specially the Data Flow formal model. The required characteristics are defined, with the periodic update of parameters and dynamic behavior of functional blocks. An application from the communication area is presented to show the advantages of the chosen system of HSCo. If can generate an efficient code (C and VHDL) very useful to be implemented on generic processors or FPGA, for rapid prototyping. | en |
| dcterms.abstract | Después de una recapitulación de conceptos de Codiseño Hardware / Software (CoHS) para sistemas embebidos, se realiza un análisis de los recursos mas utilizados en el ambiente académico y se discuten las características de uno ellos, el PeaCE. A través de un ejemplo, se muestra como se puede especificar un sistema, considerando los modelos computacionales, en particular el modelo formal “flujo de datos” (Data Flow – DF), definiendo las características necesarias, teniendo en cuenta su actualización periódica de parámetros y comportamiento dinámico de sus bloques funcionales. Finalmente se presenta una aplicación del área de comunicaciones, demostrando las ventajas del ambiente de CoHS utilizado. En particular, en el prototipado rápido, dado que realiza la generación de código eficiente (C y VHDL) para su implementación en procesadores genéricos o FPGA. | es |
| dcterms.creator.author | Osio, Jorge R. | es |
| dcterms.creator.author | Salguero, Federico | es |
| dcterms.creator.author | Rapallini, José A. | es |
| dcterms.creator.author | Quijano, Antonio A. | es |
| dcterms.extent | 10 p. | es |
| dcterms.isPartOf.issue | XII Workshop IBERCHIP (Costa Rica, 2006) | es |
| dcterms.isPartOf.series | Workshop IBERCHIP | es |
| dcterms.issued | 2006-03 | |
| dcterms.language | Español | es |
| dcterms.license | Attribution 4.0 International (BY 4.0) | es |
| dcterms.subject | Codiseño HW/SW | es |
| dcterms.subject | Lenguajes de Alto Nivel | es |
| dcterms.subject | Modelos Computacionales | es |
| dcterms.subject | Sistemas Embebidos | es |
| dcterms.subject.materia | Ingeniería Eléctrica y Electrónica | es |
Archivos
Bloque original
1 - 1 de 1
Cargando...
- Nombre:
- Osio Rapallini - Análisis de Modelos Computacionale.pdf-PDFA.pdf
- Tamaño:
- 568.85 KB
- Formato:
- Adobe Portable Document Format
- Descripción:
- Documento Completo