| dc.date.accessioned | 2016-09-05T11:43:14Z | |
| dc.date.available | 2016-09-05T11:43:14Z | |
| dc.identifier.uri | http://digital.cic.gba.gob.ar/handle/11746/4138 | |
| dc.title | Integración de bloques IP en diseños SoC | es |
| dc.type | Documento de conferencia
|
es |
| dcterms.abstract | La metodología de diseño de sistemas SoC basándose en bloques IP (Hard o Soft) presenta diversos retos, desde las cuestiones relativas a la síntesis y validación de cada bloque IP, hasta las características de integración física y verificación funcional del sistema completo. Nos propusimos abordar la temática del diseño de bloques IP basándonos en descripciones de hardware por lenguaje (en particular VHDL) y avanzar en los mecanismos para re-utilizar dichos bloques como parte de distintos sistemas. | es |
| dcterms.description | Eje: Procesamiento Concurrente, Paralelo y Distribuido | es |
| dcterms.extent | p. 406-408 | es |
| dcterms.issued | 2002-05 | |
| dcterms.language | Español
|
es |
| dcterms.license | Attribution 4.0 International (BY 4.0)
|
es |
| dcterms.subject | Arquitectura de Computadoras | es |
| dcterms.subject | SoC -System on a Chip- | es |
| dcterms.subject | bloques IP -Intellectual Property- | es |
| dcterms.subject | VHDL | es |
| cic.version | info:eu-repo/semantics/publishedVersion | es |
| dcterms.creator.author | Villagarcía Wanza, Horacio Alfredo
|
es |
| dcterms.creator.author | Bria, Oscar N.
|
es |
| cic.lugarDesarrollo | Instituto de Investigación en Informática | es |
| dcterms.subject.materia | Ciencias de la Computación
|
es |
| dcterms.identifier.url | Documento completo
|
es |
| dcterms.isPartOf.issue | IV WICC | es |
| dcterms.isPartOf.series | Workshop de Investigadores en Ciencias de la Computación | es |
| cic.isPeerReviewed | true | es |
| cic.isFulltext | true | es |
Files
PDF file (120.8Kb)