Adaptación del núcleo IP de un procesador tipo MC6805 para operar en un ambiente multiprocesador y multitarea
| cic.isFulltext | true | es |
| cic.isPeerReviewed | true | es |
| cic.lugarDesarrollo | Instituto de Investigación en Informática | es |
| cic.version | info:eu-repo/semantics/publishedVersion | es |
| dc.date.accessioned | 2015-12-30T14:56:28Z | |
| dc.date.available | 2015-12-30T14:56:28Z | |
| dc.identifier.uri | https://digital.cic.gba.gob.ar/handle/11746/1545 | |
| dc.title | Adaptación del núcleo IP de un procesador tipo MC6805 para operar en un ambiente multiprocesador y multitarea | es |
| dc.type | Documento de conferencia | es |
| dcterms.abstract | La disponibilidad de dispositivos de Lógica Programable de alta densidad de integración permite buscar soluciones integradas en un dispositivo SOPC (System On a Programmable Chip). Un tema de creciente interés son los procesadores empotrados, siendo usual un único procesador y un sistema operativo con capacidad de multitarea. Sin embargo, debe considerarse como alternativa insertar varios procesadores, no necesariamente idénticos, que pueden a su vez atender varias tareas. En un SOPC, como diferencia fundamental con los casos tradicionales de multiprocesamiento y multitarea, las tareas a realizar son conocidas antes de comenzar el diseño, por lo tanto hardware como software se pueden configurar a medida de la aplicación, combinando la velocidad propia del primero, con la versatilidad del segundo. Este artículo describe las modificaciones de hardware realizadas al núcleo IP (Intellectual Property) de un procesador, de modo de permitir la inclusión de un administrador de tareas por hardware y de canales de comunicación interprocesadores. | es |
| dcterms.creator.author | Jaquenod, Guillermo A. | es |
| dcterms.creator.author | Villagarcía Wanza, Horacio Alfredo | es |
| dcterms.creator.author | Bria, Oscar N. | es |
| dcterms.creator.author | De Giusti, Marisa Raquel | es |
| dcterms.extent | 10 p. | es |
| dcterms.identifier.other | ISBN 987 96 288-6-1 | es |
| dcterms.identifier.url | Documento Completo | es |
| dcterms.isPartOf.issue | VII Congreso Argentino de Ciencias de la Computación | es |
| dcterms.isPartOf.series | Congreso Argentino de Ciencias de la Computación (CACIC) | es |
| dcterms.issued | 2001-10 | |
| dcterms.language | Español | es |
| dcterms.license | Attribution 4.0 International (BY 4.0) | es |
| dcterms.relation | Informe científico de investigador: De Giusti, Marisa Raquel (2000-2002) | es |
| dcterms.subject | procesamiento distribuido | es |
| dcterms.subject | procesamiento paralelo | es |
| dcterms.subject | lógica programable | es |
| dcterms.subject | multiprocesadores empotrados | es |
| dcterms.subject | system-on-a-chip | es |
| dcterms.subject | núcleos IP | es |
| dcterms.subject.materia | Ciencias de la Computación | es |
Archivos
Bloque original
1 - 1 de 1
Cargando...
- Nombre:
- Adaptación_del_núcleo_IP.pdf-PDFA.pdf
- Tamaño:
- 192.38 KB
- Formato:
- Adobe Portable Document Format
- Descripción:
- Documento completo